

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-280886

(43)Date of publication of application : 27.09.2002

(51)Int.Cl.

H03K 17/08  
H01L 27/04  
H01L 21/822  
H02H 3/08  
H02H 3/087  
H02H 5/04  
H02H 7/20  
H02M 1/00  
H03K 17/14  
H03K 17/687

(21)Application number : 2001-079196

(71)Applicant : TOSHIBA MICROELECTRONICS  
CORP  
TOSHIBA CORP

(22)Date of filing : 19.03.2001



(72)Inventor : YANASE YUKA  
KASAI KEI

## (54) SEMICONDUCTOR DEVICE

(57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a semiconductor device capable of protecting a power cell from overcurrent and overheat without increasing a standby current or chip size.

**SOLUTION:** This device is provided with a power cell Q1, an overcurrent protecting circuit 10 for protecting this power cell Q1 from overcurrent and an overheat protecting circuit 20 for protecting the power cell Q1 from overheat. Then, the response time of the overheat protecting circuit 20 is changed to suppress energy to be applied to the power cell Q1 by utilizing an overcurrent detecting signal (s) from the overcurrent protecting circuit 10.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2002-280886

(P2002-280886A)

(43) 公開日 平成14年9月27日 (2002.9.27)

(51) Int.Cl.	識別記号	F I	チーコード (参考)
H 0 3 K	17/08	H 0 3 K	17/08
H 0 1 L	27/04	H 0 2 H	3/08
	21/822		3/087
H 0 2 H	3/08		5/04
	3/087		7/20
			C 8 F 0 3 8
			T 5 G 0 0 4
			5 G 0 5 3
			Z 5 H 7 4 0
			F 5 J 0 5 5

審査請求 未請求 請求項の数 9 O L (全 6 頁) 最終頁に続く

(21) 出願番号 特願2001-79196 (P2001-79196)

(22) 出願日 平成13年3月19日 (2001.3.19)

(71) 出願人 000221180

東芝マイクロエレクトロニクス株式会社

神奈川県川崎市川崎区駅前本町25番地1

(71) 出願人 000003078

株式会社東芝

東京都港区芝罘一丁目1番1号

(72) 発明者 御瀬 由香

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内

(74) 代理人 100058479

弁理士 餘江 武彦 (外6名)



最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 待機電流の増加や、チップサイズの増大を伴うことなく、電力素子を過電流及び過熱から保護することが可能となる半導体装置を提供すること。

【解決手段】 電力素子Q1と、この電力素子Q1を過電流から保護する過電流保護回路10と、電力素子Q1を過熱から保護する過熱保護回路20とを具備する。そして、過熱保護回路20の応答時間を、過電流保護回路10からの過電流検出信号Sを利用し、電力素子Q1に加わるエネルギーが抑制されるように変更するようにした。



(2)

特開2002-280886

1

【特許請求の範囲】

【請求項1】 電力素子と、

前記電力素子を過電流から保護する過電流保護回路と、  
前記電力素子を過熱から保護する過熱保護回路とを具備し、

前記過熱保護回路は、前記過電流保護回路からの過電流検出信号を利用して、その応答時間を変更することを特徴とする半導体装置。

【請求項2】 前記過熱保護回路の応答時間は、この過熱保護回路が動きだす設定温度を変化させることで、変更されることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記過熱保護回路が動きだす設定温度は、第1の設定温度と、この第1の設定温度よりも低い第2の設定温度との少なくとも2つがあり、前記過熱保護回路は、温度が第1の設定温度に達したとき、あるいは温度が前記第2の設定温度に達し、かつ前記過電流検出信号が入力されたときに動きだすことを特徴とする請求項2に記載の半導体装置。

【請求項4】 前記過熱保護回路は、第1の設定温度を検出するとともに、温度がこの第1の設定温度に達したときに動きだす第1の検出部と、前記第1の設定温度よりも低い第2の設定温度を検出するとともに、温度がこの第2の設定温度に達し、かつ前記過電流検出信号が入力されたときに動きだす第2の検出部との少なくとも2つの検出部を有することを特徴とする請求項1に記載の半導体装置。

【請求項5】 前記第2の設定温度は、前記電力素子の動作範囲が、応答時間変更後の安全動作領域の範囲内となるように設定されることを特徴とする請求項3及び請求項4いずれかに記載の半導体装置。

【請求項6】 前記過電流保護回路は、前記電力素子に流れる電流の制限値と、この制限値よりも低い検出値とを少なくとも検出し、前記電力素子に流れる電流が前記検出値に達したとき、前記過電流検出信号を出力することを特徴とする請求項1乃至請求項5いずれか一項に記載の半導体装置。

【請求項7】 前記検出値は、前記制限値よりも低く、かつ前記電力素子の動作範囲が、応答時間変更後の安全動作領域の範囲外となる電流値の最低レベルに設定されることを特徴とする請求項6に記載の半導体装置。

【請求項8】 前記電力素子、前記過電流保護回路、及び前記過熱保護回路は、1つの半導体チップ内に集積されていることを特徴とする請求項1乃至請求項7いずれか一項に記載の半導体装置。

【請求項9】 前記電力素子は、パワーMOSFETであることを特徴とする請求項1乃至請求項8いずれか一項に記載の半導体装置。

【発明の詳細な説明】

【0001】

2

【発明の属する技術分野】この発明は半導体装置に関し、特に過熱保護機能付きの大電力用途の半導体装置に関する。

【0002】

【従来の技術】図3Aは従来の半導体装置の回路図、図3B及び図3Cはそれぞれ、従来の半導体装置の動作範囲を示す図である。

【0003】まず、図3Aに示すように、参照符号Q1は電力素子であり、例えばパワーMOSFET (PMOSFET) である。電力素子Q1は、入力信号INに反応してオン/オフ制御される。

【0004】過電流保護回路1は、電力素子Q1を過電流から保護するものであり、過電流検出部11を有する。過電流検出部11は、電力素子Q1のドレイン電流 $I_D$ を、例えば過電流モニタ用トランジスタQ2に流れた電流を参照することで検出する。過電流検出部11は、検出した電流が、過電流制限値に達したとき、短絡用トランジスタQ3をオンさせ、入力信号INを強制的に接地することで電力素子Q1をオフさせる。このようにして、電力素子Q1を過電流による破壊から保護する。

【0005】同様に、過熱保護回路2は、電力素子Q1を過熱から保護するものである。過熱保護回路2はTSD (Thermal Shutdown) 検出部21を有し、このTSD検出部21は、半導体装置の温度が過電流制限値に達したとき、短絡用トランジスタQ4をオンさせ、上記過電流保護の場合と同様に、入力信号INを強制的に接地することで電力素子Q1をオフさせる。このようにして、電力素子Q1を過熱による破壊から保護する。

【0006】ところで、電力素子Q1の熱破壊は、電力素子の許容電力で決まる。このため、過熱保護回路2の応答だけでは、図3Bに示すように、許容電力が大きい $V_{DS}$ 大の領域において、電力素子が安全動作領域 (Area of Safety Operation; 以下ASO) の範囲を超えて動作することがあり、対応できない。

【0007】そこで、従来では、図3Aに示すように $V_{DS}$ 検出回路3を設け、図3Cに示すように、ドレインソース間電圧 $V_{DS}$ が過電流検出値に達したとき、 $V_{DS}$ 検出部31からの指示により、過電流保護回路1の電流過電流制限値を下げ、許容電力が大きい $V_{DS}$ 大の領域において消費電力を抑えるようにしている。

【0008】従来、このようにして、電力素子Q1がASOの範囲内のみで動作するようにしている。

【0009】

【発明が解決しようとする課題】しかし、従来の半導体装置では、 $V_{DS}$ を検出するための $V_{DS}$ 検出回路3が別途必要である。この検出回路3内には、 $V_{DS}$ を検出するために、ドレイン (Drain) ~ソース (Source) 間に直列接続された抵抗 $R1$ ,  $R2$ が設けられる。このため、抵抗 $R1$ ,  $R2$ を介して流れるリーク電流、特に電力素子Q1がオフしている時に流れるリーク電流が顕著になり、待機

(3)

特開2002-280886

3

4

電流が増加する。

【0010】待機電流の増加を抑制するには抵抗 $R_1$ 、 $R_2$ の抵抗値を高め、リーク電流を減少させれば良いが、このためには、例えば1個の抵抗の抵抗値では不足するほどの高い抵抗値を必要とする。このため、例えば複数の抵抗を直列に接続しなければならず、チップサイズが増大する。

【0011】この発明は、上記事情に鑑み為されたもので、その目的は、待機電流の増加や、チップサイズの増大を伴うことなく、電力素子を過電流及び過熱から保護することが可能となる半導体装置を提供することにある。

【0012】

【課題を解決するための手段】上記目的を達成するために、本発明に係る半導体装置では、電力素子と、前記電力素子を過電流から保護する過電流保護回路と、前記電力素子を過熱から保護する過熱保護回路とを具備する。そして、前記過熱保護回路の応答時間を、前記過電流保護回路からの過電流検出信号を利用して変化させるようにした。

【0013】上記構成を有する半導体装置によれば、過熱保護回路の応答時間を、過電流保護回路からの過電流検出信号を利用して変化させることで、電力素子に加わるエネルギーを抑制することが可能となる。電力素子に加わるエネルギーが抑制されれば、許容電力が大きい $V_{DD}$ の領域において、安全動作領域(ASO)の範囲が見掛け上、広がるようになる。この結果、 $V_{DD}$ 検出回路を設けなくても、電力素子を、ASOの範囲内のみで動作させることができる。

【0014】よって、待機電流の増加や、チップサイズの増大を伴うことなく、電力素子を過電流及び過熱から保護することが可能な半導体装置を得ることができる。

【0015】

【発明の実施の形態】以下、この発明の実施形態を、図面を参照して説明する。この説明に際し、全国にわたり、共通する部分には共通する参照番号を付す。

【0016】(第1の実施形態)図1Aは第1の実施形態に係る半導体装置の回路図、図1Bは同半導体装置の動作範囲を示す図である。

【0017】図1Aに示すように、参照符号Q1は電力素子であり、例えばパワーMOSFET(Power MOSFET)である。電力素子Q1は、従来と同様に、入力信号INにตอบสนองしてオン/オフ制御される。過電流保護回路10は電力素子Q1を過電流から保護するものであり、同じく過熱保護回路20は電力素子Q1を過熱から保護するものである。

【0018】さらに本発明では、過熱保護回路20が、過電流保護回路10から出力された過電流検出信号を利用して、その応答時間を変更するように構成されている。

【0019】以下、そのような過電流保護回路10、及び過熱保護回路20の一例を、より詳細に説明する。

【0020】過電流保護回路10は、過電流検出部101を有する。過電流検出部101は、電力素子Q1のドレイン電流 $I_D$ を、例えば過電流モニタ用トランジスタQ2に流れた電流を参照することで検出する。そして、過電流検出部101は、電流 $I_D$ が過電流制限値に達したとき、短絡用トランジスタQ3をオンさせ、入力信号INを強制的に接地することで電力素子Q1をオフさせる。これにより、従来と同様に電力素子Q1を過電流による破壊から保護する。

【0021】このような電流過電流制限値の検出に加えて、本実施形態の過電流検出部101では、上記過電流制限値よりも低いレベルにある過電流検出値を、さらに検出する。この過電流検出値は、例えば図1B中のA点に示すように、過電流制限値よりも低く、かつ第1の実施形態に係る半導体装置の動作範囲が、応答時間変更前のASOを超える範囲にある電流値の最低レベルに設定される。電流 $I_D$ が、この過電流検出値に達したときには、例えば負荷異常による電力素子Q1の過渡的な温度上昇を伴うような過電流が流れている可能性があり、かつこの過電流は、やがて電力素子Q1を熱破壊に至らしめる可能性がある、と推定される。従って、過電流検出部101は、電流 $I_D$ が上記過電流検出値に達したとき、過電流検出信号Sを過熱保護回路20に対して出力する。

【0022】過熱保護回路20は、TSD(Thermal Shutdown)検出部201を有し、このTSD検出部201は、半導体装置の温度が初期設定温度に達したとき、短絡用トランジスタQ4をオンさせることで、上記過電流保護の場合と同様に、入力信号INを強制的に接地する。これにより、電力素子Q1を過熱による破壊から保護する。

【0023】このような初期設定温度の検出に加えて、本実施形態のTSD検出部201は、上記過電流検出信号Sを利用し、電力素子Q1に加わるエネルギーが抑制されるように、その応答時間を変更する。具体的には、応答時間を短くする。このようにTSD検出部201を制御するためには、過熱保護回路20が備えだす設定温度を下げれば良い。特に本実施形態のTSD検出部201には、過熱保護回路20が備えだす設定温度として、上記初期設定温度とは別に、この初期設定温度よりも低い第2の設定温度が設定されている。TSD検出部201は、温度が第2の設定温度に達し、かつ上記過電流検出信号Sが入力されたとき、上記初期設定温度には関わらず、短絡用トランジスタQ4をオンさせ、入力信号INを強制的に接地する。

【0024】このようにTSD検出部201を制御することで、図1Bに示すように、許容電力が大きい $V_{DD}$ の領域において、ASOの範囲が見掛け上、広がるよう

(4)

特開2002-280886

5

6

になる。また、第2の設定温度は、例えば図1Bに示すように、第1の実施形態に係る半導体装置の動作範囲が、応答時間変更後のASOの範囲内となるように設定される。これにより、従来のように $V_{gs}$ 検出回路3を設けなくても、電力素子Q1を熱破壊、例えば負荷異常による電力素子Q1の過渡的な温度上昇による熱破壊から保護することが可能となる。

【0025】なお、定常動作時には、過電流検出信号Sが出力されない。あるいは温度が第2の設定温度に達しないため、TSD検出部201は、初期設定温度で動作する。

【0026】このような第1の実施形態によれば、過電流検出部101によって、電力素子Q1のドレイン電流 $I_d$ を検出し、この電流 $I_d$ が、過電流検出値に達したとき、過熱保護回路20の応答時間が短くなるように制御し、電力素子Q1に加わるエネルギーを抑制する。これにより、図1Bに示すように、許容電力が大きい $V_{gs}$ 大の領域において、ASOの範囲が見掛け上、広がるようになる。この結果、従来のように $V_{gs}$ 検出回路3を設けなくても、電力素子Q1を、ASOの範囲内のみで動作させることが可能となる。よって、 $V_{gs}$ 検出回路3を設けることに起因した待機電流の増加、及びチップサイズの増大をそれぞれ伴うことなく、電力素子Q1を過電流及び過熱から保護することが可能となる。

【0027】(第2の実施形態)図2は第2の実施形態に係る半導体装置の回路図である。

【0028】図2に示すように、第2の実施形態は、過熱保護回路20に、TSD検出部201を複数設けたものである。本実施形態では、その一例として、第1のTSD検出部(①)201-1及び第2のTSD検出部(②)201-2の2つを設けた場合を示している。第1のTSD検出部201-1には、初期設定温度が設定されており、温度が初期設定温度に達したとき、短絡用トランジスタQ4をオンさせ、入力信号INを接地するように働かす。また、第2のTSD検出部201-2には、初期設定温度よりも低い第2の設定温度が設定されており、温度が第2の設定温度に達し、かつ過電流検出部101からの過電流検出信号Sが入力されたとき、短絡用トランジスタQ5をオンさせ、入力信号INを接地するように働かす。

【0029】このような第2の実施形態においても、過電流検出信号Sにより、過熱保護回路20が働きだす設定温度を切り換えることができるので、第1の実施形態と同様の効果を得ることができる。

【0030】以上、この発明を第1、第2実施形態により説明したが、この発明は、これら実施形態それぞれに限定されるものではなく、その実施に際しては、発明の要旨を逸脱しない範囲で種々に変形することが可能である。

【0031】例えば過熱保護回路20が働きだす設定温度としては、初期設定温度と、この初期設定温度よりも低い第2の設定温度の2つを設定したが、2つ以上設定しても良いことは勿論である。

【0032】また、電力素子Q1、過電流保護回路10、及び過熱保護回路20は、1つの半導体チップ内に集積されていることが望ましいが、過電流保護回路10、及び過熱保護回路20を、電力素子Q1の外付け回路として構成することも可能である。

【0033】また、電力素子Q1としては、パワーMOSFETを想定したが、電力素子Q1は、パワーMOSFET以外の電力素子、例えばIGBTや、バイポーラトランジスタ等に変更されても良い。なお、電力素子Q1をバイポーラトランジスタ等にした場合には、例えば図1Bのドレインソース間電圧 $V_{ds}$ をコレクタエミッタ間電圧 $V_{ce}$ と読み替え、また、ドレイン電流 $I_d$ をコレクタ電流 $I_c$ と読み替えれば良い。

【0034】さらに、上記各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。

【0035】

【発明の効果】以上説明したように、この発明によれば、待機電流の増加や、チップサイズの増大を伴うことなく、電力素子を過電流及び過熱から保護することが可能となる半導体装置を提供できる。

【図面の簡単な説明】

【図1】図1Aは第1の実施形態に係る半導体装置の回路図、図1Bは同半導体装置の動作範囲を示す図。

【図2】図2は第2の実施形態に係る半導体装置の回路図。

【図3】図3Aは従来の半導体装置の回路図、図3B及び図3Cはそれぞれ従来の半導体装置の動作範囲を示す図。

【符号の説明】

10…過電流保護回路、

20…過熱保護回路、


101…過電流検出部、

201、201-1、201-2…TSD検出部。


(5)

特開2002-280886




【圖 1】



【圖2】



【圖 3】



フロントページの続き

(51) Int.Cl.'

H02H 5/04

7/20

H02M 1/00

H03K 17/14

識別記号

Fi

H02M 1/00

H03K 17/14

H O I L 27/54

H O 3 K 17/687

「レポート」(執筆)

R

H

A

(5)

特開2002-280886

17/687

(72)発明者 呂西 圭

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内

F ターム(参考) 5F038 AV06 AZ08 BH02 BH07 BH11  
 BH16 DF08 EZ20  
 5G004 AA04 AB02 BA03 BA04 DA02  
 DA04 DC01 DC13 EA01  
 5G053 AA01 AA14 BA01 BA06 CA01  
 DA01 EA03 EA09 EC03  
 5H740 BA12 BB06 BC01 BC02 KK01  
 MH08 MH11  
 5J055 AX15 AX32 AX54 BX16 CX00  
 CX07 DX03 DX09 DX13 DX22  
 DX55 DX73 DX83 EY01 EY03  
 EY21 FX04 FX09 FX31 GX01